应材图案成形技术 每片晶圆将节省50美元成本

应用材料昨日 (3月6日) 宣布图案 (patterning) 成形技术，可协助芯片制造商以更少的 EUV 微影步骤生产高效能的电晶体和内连布线(interconnect wiring)，进而降低先进芯片制程的成本、复杂性和环境影响性，每片晶圆可节省约 50 美元的成本。

应材表示，为了最佳化芯片面积和成本，越来越多的客户运用极紫外光双重图案化技术 (EUV double-patterning)，来转印比 EUV 分辨率极限更小的芯片特征 (chip features)。

应材补充，芯片制造商借由 EUV 双重图案化技术，可将高密度的图案分成两半，并产生两个符合 EUV 分辨率极限的光罩，这两半图案在中间图案化薄膜上结合，然后蚀刻到晶圆上。

尽管双重图案化能有效提高芯片特征密度，但也会提高设计和图案化复杂性，增加消耗时间、能源、材料和水的制程步骤，造成晶圆厂和晶圆生产成本增加。

应材解释，透过新开发图案化系统，芯片制造商可转印单一 EUV 图案，利用 Sculpta 系统在任何选定的方向拉长形状，以减少特征间的空隙并提高图案的密度。由于最终图案是透过单一光罩产生，将可降低设计成本和复杂性，并消除双重图案化对齐错误所带来的良率风险。

由于采用 EUV 双重图案化需要增加一些制程步骤，包括 CVD 图案化薄膜沉积、CMP 清洗、光阻剂沉积和移除、EUV 微影、电子束量测、图案化薄膜蚀刻和晶圆清洗。应材透露，新开发的图案系统可帮晶圆制造厂，每月10万片初制晶圆 (wafer starts) 产能节省约 2.5 亿美元资本成本，每片晶圆可节省约 50 美元的制造成本。

其余在绿色制造上，也带来不少效益，包括每片晶圆可节约能源超过 15 千瓦时 (kwh)，每片晶圆直接减少约当 0.35 公斤以上二氧化碳的温室气体排放，以及每片晶圆可节省约 15 公升的水。

应用资深副总裁暨半导体产品事业群总经理 Prabu Raja表示，Sculpta 系统充分证明材料工程的进步，可以补强 EUV 微影技术，协助芯片制造商最佳化芯片面积和成本，并解决先进芯片制程日益增加的经济和环境挑战。

包括英特尔、三星也都对应材这项新技术发表看法，其中英特尔逻辑技术开发部副总裁 Ryan Russell 直言将与应材密切合作，并将引进图案成形功能来协助降低成本、制成周期时间与对环境影响。

三星代工蚀刻技术团队主管朴钟澈则说，在挑战图案化极限时必须考虑三个关键问题：顶端对顶端的间隙 (tip-to-tip spacing)、图案桥接缺陷和线边缘粗糙度，作为图案成形创新技术的早期开发伙伴，应材的新图案系统是极具吸引力突破性发展。

*免责声明：文章来源于网络，如有争议，请联系客服。