IC设计厂商创意电子宣布顺利完成3纳米设计定案

IC设计服务厂创意电子在3纳米委托设计（NRE）及特殊应用芯片（ASIC）领先竞争同业，宣布顺利完成支持HBM3控制器及实体层（PHY）、2.5D技术GLink 2.3LL硅智财（IP）的测试芯片设计定案（tape-out），采用台积电3纳米先进制程及CoWoS-R先进封装技术，已获得人工智能及高效能运算（AI／HPC）、新型处理器（xPU）、高速网络等客户导入。

创意电子公告第一季合并营收65.29亿元为历年同期新高，较去年同期成长44.6％。法人看好AI应用提升创意NRE接案增加及先进制程ASIC出货畅销，预估今年营收将较去年成长逾2成，全年获利挑战赚进3个股本。创意不评论法人预估财务数字。

随着AI处理器的NRE开案及ASIC量产订单持续涌现，创意宣布制程已顺利推进至3纳米。创意表示，已完成台积电7纳米及5纳米的HBM3控制器和实体层IP，并支持CoWoS-S及CoWoS-R先进封装。这些IP均使用SK海力士及三星的HBM3记忆体进行验证，创意HBM3 IP在随机存取下频宽使用率可超过90％。同时，创意2.5D技术GLink 2.3LL支持台积电InFO_oS及CoWoS先进封装，并通过台积电5纳米制程节点的验证。

创意表示，HBM与GLink已和proteanTecs互连监控解决方案整合，不但能就实体层的测试与特性分析提供高可透视性，还可透过可观测其现场效能与可靠性的特性，增进最终产品的效能。此次的3纳米设计定案，代表创意能够以7纳米、5纳米、3纳米供应GLink及HBM IP产品组合，且已获得众多AI／HPC、xPU、高速网络等客户完美融入其产品。

创意总经理戴尚义表示，创意电子领先全球采用3纳米制程完成HBM3控制器和实体层IP，及效率最高的晶粒对晶粒界面GLink 2.3LL，等于已建立完备的2.5D／3D小芯片（chiplet）IP产品组合。连同创意在CoWoS、InFO、SoIC等先进封装设计、电气和热模拟、DFT及生产测试等领域的专业能力，将可为客户提供最先进的解决方案。

*免责声明：文章来源于网络，如有争议，请联系客服。